当前位置： 首页 > news >正文

珠海市网站/品牌运营公司

news 2024-12-01 20:27
珠海市网站,品牌运营公司,佛山新网站建设公司,公司刚成立网站怎么做文章目录一.门电路设计D触发器，进行仿真验证1.新建工程2.创建原理图文件3.创建vwm格式波形文件二.调用D触发器，进行仿真验证1.新建工程2.创建方框文件3.编译原理图文件，查看硬件电路图4.创建vwm格式波形文件及时序仿真三.Verilog语言写一个D触…

文章目录

    • 一.门电路设计D触发器，进行仿真验证
      • 1.新建工程
      • 2.创建原理图文件
      • 3.创建vwm格式波形文件
    • 二.调用D触发器，进行仿真验证
      • 1.新建工程
      • 2.创建方框文件
      • 3.编译原理图文件，查看硬件电路图
      • 4.创建vwm格式波形文件及时序仿真
    • 三.Verilog语言写一个D触发器，进行仿真验证
      • 1.新建工程
      • 2.新建Verilog文件
      • 3.查看生成的电路图
      • 4.利用Verilog语言编写代码进行仿真测试
    • 四.总结
    • 五.参考链接

D触发器

? D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

? 因此，D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

? D触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种，前者在CP(时钟脉冲)=1时即可触发，后者多在CP的前沿（正跳变0→1）触发。

? D触发器的次态取决于触发前D端的状态，即次态=D。因此，它具有置0、置1两种功能。

对于边沿D触发器，由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。

? D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等等。

一.门电路设计D触发器，进行仿真验证

1.新建工程

点击file->New Project Wizard…

在这里插入图片描述

指定文件保存路径以及文件名

在这里插入图片描述

这里使用AC620开发板

在这里插入图片描述

EDA工具的-simulation选中None，使用波形文件仿真

在这里插入图片描述

点击finish完成创建。

2.创建原理图文件

点击file->New->Block Diagram/Schematic File

在这里插入图片描述

输入nand2，右边会出现对应的两输入的与非门，依次添加4个与门nand2和1个非门not

在这里插入图片描述

通过工具栏的输入输出工具，以及连线工具设计出如下图

在这里插入图片描述

在这里插入图片描述

保存电路图

启动分析与综合，编译原理图文件，如出现错误，需修改原理图。

在这里插入图片描述

在这里插入图片描述

3.创建vwm格式波形文件

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

选择CLK修改波形

在这里插入图片描述

在这里插入图片描述

编译一下

在这里插入图片描述

选择仿真器编译一下

在这里插入图片描述

在这里插入图片描述

点击Start Compilation

没有警告

在这里插入图片描述

波形仿真

在这里插入图片描述

看到波形变化具有时延。

二.调用D触发器，进行仿真验证

1.新建工程

同上

2.创建方框文件

调用D触发器

在这里插入图片描述

绘制效果

在这里插入图片描述

3.编译原理图文件，查看硬件电路图

在这里插入图片描述

在这里插入图片描述

4.创建vwm格式波形文件及时序仿真

编辑波形图

在这里插入图片描述

仿真结果

在这里插入图片描述

三.Verilog语言写一个D触发器，进行仿真验证

1.新建工程

同上

2.新建Verilog文件

在这里插入图片描述

写入内容

//dwave是文件名
module bdlatch2(d,clk,q);input d;input clk;output q;reg q;always @ (posedge clk)//我们用正的时钟沿做它的敏感信号beginq <= d;//上升沿有效的时候，把d捕获到qend
endmodule

保存为bdlatch2.v并编译

3.查看生成的电路图

在这里插入图片描述

4.利用Verilog语言编写代码进行仿真测试

①打开ModelSim新建工程

在这里插入图片描述

②选择添加已有文件

在这里插入图片描述

添加上面的.v文件

在这里插入图片描述

③新建一个文件

在这里插入图片描述

关闭Add items to the Project

双击bdlatch2_db.v文件

添加代码

编译

在这里插入图片描述

④配置仿真环境

点击Simulate->Start Simulation…

在这里插入图片描述

右键点击bdlatch2_db选择Add Wave

在这里插入图片描述

四.总结

通过上述三种方式实现的D触发器仿真结果，可以发现D触发器是在复位信号为高电平的时候，当CLK处于上升沿，则输出Q信号就会改变。

五.参考链接

https://blog.csdn.net/qq_43279579/article/details/115286467

https://blog.csdn.net/qq_43279579/article/details/115176423

相关文章：